Operator DFTxMeta

Operator Library: Hardware Platform

DFTxMeta オペレーターは、指定されたポート内の選択されたファイバーレーン上の QSFP28 ファイバーポートを介した、入力 I から別のフレームグラバーへの論理メタデータ伝送リンクを表します。さらに、TX PHY のステータスが出力 LinkUp に提供されます。

DFTxMeta オペレーターは、AppletProperties オペレーターの FiberProtocol0 および FiberProtocol1 パラメーターが DataForwarding に設定されている場合にのみ使用できます。AppletProperties オペレーターの FiberProtocol0 および FiberProtocol1 パラメーターが CoF に設定されている場合、Design Rules Check(DRC)によってエラーメッセージが表示され、DFTxMeta オペレーターの使用がブロックされます。

このオペレーターは、メタデータの伝送において、QSFP28 ポート内の 1 つのレーンのみにまたがることができます。つまり、単一の QSFP28 ポートで使用できる DFTxMeta オペレーターは最大 4 つです。このオペレーターは、通常非常にサイズが小さい、優先度の高いメタ情報を転送することを目的としています。

QSFP28 ファイバーポートは、合計 100 Gbit/s の帯域幅を提供し、4つのレーンに分割されます。各レーンは 25 Gbit/s で動作します。したがって、オペレーターは 25 Gbit/s で実行されます。

オペレーターは、競合することなく割り当てられたレーンを DFTxData オペレーターと共有できます。ただし、DFTxMeta オペレーター間でのレーンの共有は禁止されています。

DFTxMeta オペレーターは、特別なプロトコルを必要としません。これは、DFTxMeta(フレームグラバー 1)から DFRxMeta(フレームグラバー 2)への 2 つのフレームグラバー間の論理的優先度の高いリンクの開始点を表します。リンクの設定は、ソースオペレーターとシンクオペレーターで同一である必要があります。つまり、まったく同じ QSFP28 ポートとレーン設定にする必要があります。このオペレーターは少量のメタデータの転送を目的としているため、リンクプロトコルは VALT_PIXEL0D であり、メタデータには画像構造がありません。

[注] メタデータの優先度が高い

メタデータチャネルは、DFTxData オペレーターからのデータチャネルよりも優先度が高くなります。両方のチャネルがデータの送信を待機している場合、メタデータが最初に送信されます。

The meta channel can be paused or stopped, but only for very short time. Meta data channel has a very low latency and almost no jitter (< 10 ns due to clock domain crossings). The meta channel is suitable not only for metadata transport, but it can be used also for transmitting user-precise time stamps or to implement a system-wide synchronization.

[注] 内部クロック周波数

伝送は内部で 390.625 MHz で実行されます。FPGA クロックが高く設定されている場合、DFTxMeta オペレーター内の内部クロックドメインクロスバッファーがいっぱいになり、オペレーターの入力 I が新しいデータを受け入れるのを自動的に停止します。タイムスタンプの送信やボード間同期を実行する際には、この点を考慮する必要があります。

データフォワーディングの詳細については、'Data Forwarding with imaFlex 2 Dual 100 Frame Grabbers'を参照してください。

Available for Hardware Platform
imaFlex 2 Dual 100

リソース

オペレーターは、FiberConnection パラメーターの設定を FPGA Device Resources ダイアログに読み取り専用パラメーターとしてミラーリングします。Analysis メニューから FPGA Device Resources ダイアログを開くと、FPGA デバイスリソースを確認できます。デバイスリソースは読み取り専用です。

FPGA デバイス リソース

図 430. FPGA Device Resources


割り当てられたポートに応じて、リソースは Port[0] DF TX Meta Lane タイプ、または 0 から 3 のインデックス範囲を持つ Port[1] DF TX Meta Lane タイプになります。

I/O Property

Property 値
オペレータータイプ M
Input Link I、メタデータ入力、停止可能
Output Link LinkUp、リンクステータスを示します

サポートされているリンクフォーマット

Link Parameter Input Link I 出力リンク LinkUp
Bit Width 56 1
Arithmetic unsigned unsigned
Parallelism 1 1
Kernel Columns 1 1
Kernel Rows 1 1
Img Protocol {VALT_PIXEL0D} {VALT_SIGNAL}
Color Format VAF_GRAY VAF_GRAY
Color Flavor FL_NONE FL_NONE
Max. Img Width 任意(デフォルト: 16777216) 指定なし
Max. Img Height 任意(デフォルト: 16777216) 指定なし

リンク I は VisualApplets からの送信メタデータを受け入れます。リンク LinkUp はリンクのステータスを示します。これが設定されている場合、ペアリングされた TX 側と RX 側の両方がデータの送受信の準備ができており、つまりリンクがトレーニング済みで動作可能であることを意味します。

パラメーター

FiberConnection
タイプ 静的書き込みパラメータ
Default port_0_lane_0
範囲 {port_0_lane_0, port_0_lane_1, port_0_lane_2, port_0_lane_3, port_1_lane_0, port_1_lane_1, port_1_lane_2, port_1_lane_3}

このパラメータは、データ送信のために DFTxMeta オペレータが使用する QSFP28 ファイバーポートとレーンを指定します。

選択された QSFP28 ポートは、そのポートの AppletProperties オペレータ内の FiberProtocol パラメータが CoF ではなく DataForwarding に設定されている場合にのみ使用できます。

FiberProtocol が CoF に設定されている状態で DFTxMeta オペレータがそのファイバーポートへのマッピングを試行すると、デザインルールチェック(DRC)によってエラーメッセージが生成されます。この場合、FiberConnection パラメータには競合を示すマーク(赤色)が付けられ、その上にカーソルを合わせると競合を説明するクイックチップヘルプメッセージが表示されます。

同じハードウェアの QSFP28 ポートの同じレーンを使用できる DFTxMeta オペレータは 1 つだけです。複数のオペレータ間のマッピングは、デザイン全体で一意である必要があります。

使用例

DFTxMeta オペレータの使用方法は、以下の例に示されています。